三星电子：HBM5 与 HBM5E 将分别升级基础裸片与 DRAM 的制程
换句话说，HBM5 将采用 2nm 基础裸片搭配 1c nm DRAM，HBM5E 则将是 2nm 基础裸片搭配 1d nm DRAM。
排序
消息称英伟达考虑对 Rubin GPU 的 HBM4 需求分档，兼顾性能与供应
英伟达考虑在核心产品中应用 11.7Gbps 的高速 HBM4，而 10Gbps 的较低速度 HBM4 则被分配给次要产品。
三星电子公布垂直堆叠 zHBM，宣称定制 cHBM 能效可达标准品 2.8 倍
zHBM 中内存堆栈直接放置在 XPU 之上，可实现数以万计的 I/O 通道；cHBM 是在 HBM 堆栈的 Logic Die 内部放置计算单元。
JEDEC 接近完成 SPHBM4 规范：I/O 引脚数量仅有标准 HBM4 内存的 1/4
SPHBM4 在接口基础裸片部分采用了不同的设计，可安装在标准有机基板而不是硅基板上，在 SoC 和 HBM 内存堆栈间允许更长的线径。
SK 海力士公布未来存储路线图：HBM5 (E) 内存 2029~2031 年推出
在 2026~2028 年的近期，SK 海力士将推出 16 层堆叠的 HBM4 内存，并从 HBM4E 开始供应定制化 HBM 解决方案。